“韬（τ）定律”有何影响？行业独家解读
5月25日在上海举行的2026国际电路与系统研讨会（ISCAS）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布“韬（τ）定律”。
其核心主张是：以“时间缩微”替代“几何缩微”，通过逻辑折叠（LogicFolding）等技术构建器件、电路、芯片、系统四层级协同优化体系。
目标是：到2031年，基于该定律的高端芯片晶体管密度达到等效1.4纳米制程水平。据悉，华为过去六年已基于该技术路径量产381款芯片。今年秋季，华为将发布完整搭载逻辑折叠技术的新一代麒麟手机芯片。
一石激起千层浪。
多位受访的行业人士对上海证券报记者表示，“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。初步看，这将强化体系化的能力，而不单是芯片的能力。
“韬定律”到底是什么，将如何影响现有的半导体产业格局？让我们来听一听原商汤智能产业研究院创始院长、快思慢想研究院院长田丰，上海财经大学特聘教授、专事智能科技产业和智能经济研究的胡延平的解读。
上海证券报：您怎么理解“韬定律”，它在哪些领域实现了新突破？
田丰：华为经过六年量产验证重新定义了半导体性能演进坐标系——将优化目标从晶体管物理尺寸切换至信号传播时间常数τ，并跑通了从理论到381款量产芯片的完整闭环。由此来看，“韬定律”具有以下亮点：
第一，优化变量的替换，本质是工程范式转移。
传统摩尔定律的优化变量是几何尺寸L（晶体管栅极长度）。缩小L，晶体管开关速度提升，单位面积密度提高，功耗下降——这是一个单变量驱动多收益的“黄金方程”，在5纳米以上节点成立。
“韬定律”将优化变量切换为时间常数τ（RC延迟，即电阻×电容的乘积）。这个替换的工程意义在于：影响τ的变量远多于几何尺寸，包括互连线电阻、寄生电容、布线拓扑、逻辑折叠层数、系统互联协议等。优化维度从一维扩展至多维。
RC延迟是半导体物理的常见现象，英特尔、台积电、三星的先进封装路线同样在压缩互连RC延迟。“韬定律”的原创性，在于将这一物理目标系统化为一套覆盖器件到系统的四层级方法论，并以“定律”的形式公开对外发表，且有381款量产芯片的工程实践。
第二，逻辑折叠的技术定位——是3D堆叠在逻辑芯片层面的工程落地，而非全新物理原理。
“逻辑折叠”的核心操作是将传统平面布局的逻辑电路层从单层折叠为双层乃至多层，缩短关键路径的物理走线长度，降低信号传播的RC负载，实现晶体管等效密度提升。
这与半导体行业已有的技术方向并不陌生：台积电的SoIC、英特尔的Foveros、三星的X-Cube都是在走3D堆叠路线。CFET（互补场效应晶体管，将N型与P型晶体管垂直堆叠）是台积电A10节点计划引入的架构，也是“逻辑折叠”在器件层的极致形态。
我认为，“韬定律”的独立贡献，在于将折叠思路从封装层下沉到电路布局层，并将其与器件优化、全栈软硬协同、系统互联总线形成四层级协同，而非仅仅是封装工程。这是在不依赖最先进光刻制程的前提下，通过设计维度的复杂度换取性能密度的工程路径。在技术成熟度上，“逻辑折叠”已在麒麟芯片中完成首次完整商用。
上海证券报：对半导体行业来说，“韬定律”会带来什么影响？
田丰：在国际GPU芯片产业现有格局下，这是中国半导体产业找到的一条充分发挥自身禀赋优势的替代演进路径，其最深远的影响，是将推动全球半导体竞争从单一制程节点赛道扩展为“制程+架构+系统协同”的多维竞争格局，并为国产半导体供应链在先进封装、EDA工具、高速互联等方向提供确定性需求牵引。我认为，“韬定律”的影响有三：
第一，“韬定律”重新定义了中国半导体的竞争赛道，将“追赶”问题转化为“另辟路径”问题。
在传统摩尔定律框架下，中国半导体产业的处境是单维落后：台积电量产2纳米，华为可获得的最先进制程约为中芯国际7纳米级，差距以“2代”计。
“韬定律”的战略价值，在于它将竞争坐标系从“谁的制程更先进”切换至“谁的系统性能更优”。这一切换的可信度来自两点：其一，6年381款量产芯片是可核实的工程证明，不是实验室数据；其二，“逻辑折叠”所依赖的核心要素（EDA工具、电路设计能力、先进封装）中，有相当部分是中国已有或可自研的能力。
在AI系统中，硬件效率的提升，有时比模型本身的创新更能决定实用边界。这一逻辑同样适用于芯片设计：当制程路径受阻，设计效率的提升可以部分弥补工艺代差。“韬定律”正是在这个逻辑下成立的。
但另一方面，我们也要客观认识到：这条路径能够缩小但难以彻底消除制程代差的影响。在对制程高度敏感的场景（如超大规模AI训练芯片），物理晶体管密度的绝对值仍然决定算力天花板，设计层面的优化有其物理上限。
第二，“韬定律”将成为我国国产半导体供应链中先进封装与系统互联方向的需求放大器。
我认为，韬定律的四层级协同体系，对产业链的需求结构有直接影响：逻辑折叠要求芯片内部实现层间连接，这对晶圆级先进封装（混合键合、硅通孔TSV、背面互联）的精度和良率提出更高要求。灵衢总线作为华为自研系统互联协议，代表着对高速、低延迟片间互联的系统性需求，与CPO（共封装光学）、硅光互联的产业化方向高度重合。全栈软硬协同设计意味着EDA工具链需要支持跨层级的协同优化，这是华为当前仍高度依赖外部工具（受出口管制影响）的薄弱环节，同时也是国产EDA（如华大九天）的潜在需求牵引。
2025年，全球先进封装市场规模约531亿美元，预计2030年达794亿美元，2.5D/3D封装年复合增长率高达37%。“韬定律”在华为内部的持续推进，将为国内封装产业（长电科技、通富微电等）提供稳定的高端需求锚点，而非仅依赖外部市场波动。
第三，韬定律对全球半导体竞争格局的长期影响——摩尔定律之后，“定律”本身正在成为竞争工具。
摩尔定律的历史作用，不仅是描述晶体管密度的增长曲线，更是协调全球半导体产业链共同投资、共同排期的隐性契约。所有人按同一张时间表押注，降低了协调成本。当华为在IEEE平台上发布“韬定律”，这一举动的信号意义超出技术本身：这是在学术和产业两个层面同时宣告——中国半导体产业有能力提出自己的演进坐标系，并在其上组织庞大产业资源。
科学进步的真正跃迁发生在“重新定义问题”的时刻，而非在既有框架内的线性推进。“韬定律”的发布，是否构成半导体领域“重新定义问题”的时刻，现在判断为时尚早——因为它的技术主张需要到2031年才有完整验证。但它确立了一个参照点：全球半导体性能演进的叙事框架，将从台积电/英特尔/三星三方定义，演变为四方乃至多方并存的状态。
在2031年目标实现之前，“韬定律”已经在今天产生了真实的战略价值——它为华为的芯片研发提供了内部一致的技术路线图，为国内半导体供应链提供了可预期的需求方向，并在国际学术平台上建立了中国半导体产业的技术叙事主权。这三点，已足够重要。
上海证券报：韬定律会真的成为半导体领域的新定律吗？
胡延平：“韬定律”实际上约等于解锁了华为式的芯片计算时空观，以自由逻辑变原理、以物理优化缩常数、以逻辑折叠增密度、以全栈协同提效率、以系统重构降时延；这是一种不同于过往制程精度、DUV多次曝光、良率等视角的新体系，具有多维技术融合演进的新特征，且不完全只是做加法、做优化。业界可能不仅要看逻辑折叠，更要看自由逻辑设计理念究竟是什么。
“韬定律”所提出的以“时间缩微”替代“几何缩微”，以系统性降低时间常数“韬（τ）”为目标，通过逻辑折叠等创新技术持续压缩信号传播时延，提升晶体管密度，实现半导体、计算系统的持续演进。
近在眼前，C端用户的一件身边事是：性能会有明显提升的秋季面市的“麒麟2026”，预计会搭载在Mate90系列手机上，也就是此前我在分析鸿蒙生态时曾经提到过的9040。这次何庭波证实9040将会是性能大增的换代版本，是逻辑折叠技术的首次成功实施。“麒麟2026”就是基于自由逻辑设计理念，由单层扩展至双层，实现晶体管密度等指标的大幅提升。单代从155提升至238百万晶体管/平方毫米，等效超越传统几何缩放3年的迭代进度。
也就是说“韬定律”不仅在说，而且已经在做了，华为过去六年已设计并量产了381款芯片。“韬定律”实质上是一套贯穿器件、电路、芯片、系统的全栈协同优化体系。这套体系既用在手机上，也体现在算力卡、算力集群、算力网等AI算力基础设施上。秋季晚些时候除了“麒麟2026”，可能面市的还包括950DT。
回到“韬定律”，是定律就必须可预期、可验证甚至可计算。从这些角度看“韬定律”尽管已经有数学测算，目前还不是严格意义上的半导体领域的发展定律，只是根据实践提炼出来的测算理论，以及对未来的系统判断和发展预期，和摩尔定律短时间内也无法相提并论。但是从制程延缓、计算架构在变、新的计算系统时空观正在形成等角度来看，“韬定律”成为定律也不是一点可能都没有。
AI算力需求持续井喷当前，对计算的需求不仅仅在于提高晶体管密度、提升能效比，还包括必须面向SICAS未来架构的加速演进。在此意义上半导体产业的确处在发展历程的重要拐点，这个拐点必须有人发出拐弯信号，有企业做出拐弯动作，走出冯·诺伊曼架构、三进制、类脑计算、光计算、量子计算等不同方向业界都在向前走。包括华为在内的企业，不会停留在路径依赖里。
“韬定律”因此可以既是一次理论创新，也是一次实践拓新。路走着走着，就逐步走远，走出过往熟悉的半导体产业地带了。从跟随者到创新者，观念转变往往滞后于心态转变。对中国企业敢于有“新提法”的勇气，还是要多鼓励，更何况“韬定律”已经不只是一种理论了。
作者：宋薇萍